xn--oy2b17n22mmib.com 디지털 논리 설계 - Altera Max+plus II 스탑워치 설계 > korp24 | xn--oy2b17n22mmib.com report

디지털 논리 설계 - Altera Max+plus II 스탑워치 설계 > korp24

본문 바로가기

korp24


[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다. ]


디지털 논리 설계 - Altera Max+plus II 스탑워치 설계

페이지 정보

작성일 23-02-04 09:20

본문




Download : 디지털 논리 설계 - Altera.pptx




사용하여 설계한 팀 프로젝트
실제 상품화 될 수 있는 하드웨어를

- CLK : 클럭입력 (100Hz)

상세 설명
00:00 → 00:99 → 01:00 → 59:99

레포트 > 공학,기술계열



00(초):00(.00초)
Altera Max+plus II 프로그램(program]) 을
0일때 정지모드, 1일때 증가모드

디지털 논리 설계, Altera Max+plus,스탑워치 설계

② 시간 증가모드

설명

출 력
→ 00:00

결과입니다.`
- START_STOP : 시간증가 / 정지모드 입력


- CLEAR : 클리어입력, 0이 되면

모든 출력이 0으로 리셋
- mSEC_10_D : 0.1초단위 출력

① 초기 설정 : 초기에 표시되는 값은
순서

Download : 디지털 논리 설계 - Altera.pptx( 55 )



디지털 논리 설계 -  Altera-5544_01.jpg 디지털 논리 설계 -  Altera-5544_02_.jpg 디지털 논리 설계 -  Altera-5544_03_.jpg 디지털 논리 설계 -  Altera-5544_04_.jpg 디지털 논리 설계 -  Altera-5544_05_.jpg

- mSEC_1_D : 0.01초단위 출력
입 력


강의시간에 배운 theory(이론)을 바탕으로
디지털 논리 설계 - Altera Max+plus II 스탑워치 설계

으로 리셋
강의시간에 배운 이론을 바탕으로 실제 상품화 될 수 있는 하드웨어를 Altera Max+plus II 프로그램을 사용하여 설계한 팀 프로젝트 결과입니다.`
③ CLR 버튼이 눌러지면 초기값인 00:00
- SEC_10_D : 초단위 10의자리 출력
- SEC_1_D : 초단위 1의자리 출력



START_STOP이 1이면 증가모드로 전환

다.
Total 15,495건 776 페이지

검색

REPORT 11(sv76)



해당자료의 저작권은 각 업로더에게 있습니다.

www.xn--oy2b17n22mmib.com 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다 ]]

[저작권이나 명예훼손 또는 권리를 침해했다면 이메일 admin@hong.kr 로 연락주시면 확인후 바로 처리해 드리겠습니다.]
If you have violated copyright, defamation, of rights, please contact us by email at [ admin@hong.kr ] and we will take care of it immediately after confirmation.
Copyright © www.xn--oy2b17n22mmib.com All rights reserved.