VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과
페이지 정보
작성일 24-01-11 05:47
본문
Download : VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과.pdf
설명
Download : VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과.pdf( 88 )
VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과
VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과 , VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과전기전자실험과제 , VHDL 실습 XNOR MUX FullAdder bit FullAdder
디지털工學(공학) 實驗 VHDL 실습(XNOR, MUX, FullAdder, 4 Bit FullAdder) 결과 보고서
※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다. 여기서 S0&S1=`00` 일 때 I0, S0&S1=`01` 일 때 I1, S0&S1=`10` 일 때 I2, S0&S1=`11` 일 때 I3를 출력하도록 하였고 결과 는 시뮬레이션으로 확인 할 수 있다아
%20%EA%B2%B0%EA%B3%BC_pdf_01.gif)
%20%EA%B2%B0%EA%B3%BC_pdf_02.gif)
%20%EA%B2%B0%EA%B3%BC_pdf_03.gif)
%20%EA%B2%B0%EA%B3%BC_pdf_04.gif)
%20%EA%B2%B0%EA%B3%BC_pdf_05.gif)
%20%EA%B2%B0%EA%B3%BC_pdf_06.gif)
VHDL,실습,XNOR,MUX,FullAdder,bit,FullAdder,전기전자,실험과제
순서
실험과제/전기전자
VHDL 실습(XNOR, MUX, FullAdder, 4-bit FullAdder) 결과
다.
XNOR
입력 A 0 0 1 1
입력 B 0 1 0 1
출력 C 1 0 0 1
☞ 시뮬레이션에서 보듯이 입력 A, B가 모두 `0` 또는 모두 `1` 일 때 출력 C가 `1`이 되고, A와 B가 서로 다를 경우 출력 C는 `0`이 된다된다. MUX
입력 S0 0 0 1 1 S1 0 1 0 1
출력 Z I0 I1 I2 I3
☞ 입력 S0와 S1의 값에 따라 출력 Z의 값이 I0 ~ I3 중 선택되어 출력된다된다. 즉 XOR에서 NOT을 취해 준 것이다.
